PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-107594

(43)Date of publication of application: 24.04.1998

(51)Int.CI.

3/84 H03K G06F 7/58

H04J 13/00 // H04L 1/02

(21)Application number: 08-259358

(71)Applicant:

OKI ELECTRIC IND CO LTD

(22)Date of filing:

30.09.1996


(72)Inventor:

HORIGUCHI KENJI

(54) PSEUDO RANDOM CODE GENERATOR, SLIDING CORRELATION DEVICE AND RAKE RECEIVER

PROBLEM TO BE SOLVED: To realize the pseudo rando that generates an M series signal havirng a long period with a small scale circuit configuration.

SOLUTION: AND circuits 411-4132 of an EOR arithmetic circuit 40 take AND arithmetic operation between output signals S101sto., of a PN code jinerator 10 and output signals S20.-S20.. of a phase information generator 20 decided by a phase information control signal UP respectively. An EOR element 42 exclusively ORs output signals S4-S41.. of the AND circuits 41-432. and provides an output of a PN code S40 whose phase is shifted from a reference PN code by a phase equivalent to a time decided by the phase information generator 20.



LEGAL STATUS

[Date of request for examination]

31.01.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-107594

(43)公開日 平成10年(1998) 4月24日

(51) Int.Cl.6		識別記号	FI			
H03K	3/84		H03K	3/84	Α	
G06F	7/58		G06F	7/58	С	
H 0 4 J	13/00		H 0 4 L	1/02		
# H04L	1/02		H 0 4 J	13/00	Α	


審査請求 未請求 請求項の数3 OL (全 13 頁)

		EL TOMPS	
(21)出願番号	特願平8-259358	(71)出顧人	000000295 沖電気工業株式会社
(22)出願日	平成8年(1996)9月30日	(72)発明者	東京都港区虎ノ門1丁目7番12号 堀口 健治 東京都港区虎ノ門1丁目7番12号 沖電気
			工業株式会社内
		(74)代理人	弁理士 柿本 恭成
		i	

(54) 【発明の名称】 疑似ランダム符号発生装置、スライディング相関器、及びレイク受信装置

(57)【要約】

【課題】 長大な周期のM系列信号を発生する疑似ランダム符号発生装置を、小規模の回路構成で実現する。



本発明の第1の実施形態のPN符号発生装置

【特許請求の範囲】

【請求項1】 基準のM系列信号で構成された第1の疑似ランダム符号の位相を任意の位相ずらした第2の疑似ランダム符号を発生する疑似ランダム符号発生装置において、

データ入力端子に与えられた第1のデータを第1のクロックに同期してラッチする第1のN段(N;2以上の整数)のフリップフロップと、該第1のN段のフリップフロップのうちの所定のフリップフロップの出力データとの排他的論理和をとる1つ又は複数の第1の排他的論理和回路とを有し、該各フリップフロップに前段のフリップフロップは該排他的論理和回路の出力データをそれぞれラッチさせるシフト動作を該クロックに同期して繰り返し、周期が(2^N-1)チップで巡回する所定の生成多項式に基づいた第1の疑似ランダム符号を発生する疑似ランダム符号発生器と、

データ入力端子に与えられた第2のデータを第2のクロ ックに同期してラッチする第2のN段のフリップフロッ プと、該第2のN段のフリップフロップのうちの所定の フリップフロップの出力データと最終段のフリップフロ ップの出力データとの排他的論理和を初段のフリップフ ロップのデータ入力端子に与える1つ又は複数の第2の 排他的論理和回路とを有し、該各フリップフロップに前 段のフリップフロップの出力データをラッチさせるラッ チ動作を該第2のクロックに同期して行い、周期が(2 N −1) チップで巡回する前記所定の生成多項式に基づ いた疑似ランダム符号を用いた位相情報符号を発生する 位相情報符号発生器と、前記第1のN段のフリップフロ ップの各出力データと前記第2のN段のフリップフロッ プの各出力データとの論理積演算をそれぞれ行い、該論 理積演算した結果の排他的論理和をとって前記第1の疑 似ランダム符号よりも任意のチップ数位相が進んでいる か又は遅れている前記第2の疑似ランダム符号を出力す る演算回路とを、

備えたことを特徴とする疑似ランダム符号発生装置。

【請求項2】 スペクトル拡散方式に基づく移動通信システムの受信局に設けられ、請求項1記載の疑似ランダム符号発生装置を有し、前記位相情報制御信号を操作して前記第2の疑似ランダム符号を1チップづつずらすことにより、受信信号との相関度を検索する構成にしたことを特徴とするスライディング相関器。

【請求項3】 請求項2記載のスライディング相関器と、

前記スライディング相関器から出力された相関度に対応 した前記第2の疑似ランダム符号の位相情報を記憶する 位相情報記憶レジスタと前記位相情報記憶レジスタの位 相情報に基づいて受信信号の相関検波を行う複数の相関 検波部と、

前記複数の相関検波部の各出力データを合成する合成部

とを、

備えたことを特徴とするレイク受信装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、M系列を用いた疑似ランダム符号(以下、PN符号という)を発生する疑似ランダム符号発生装置とその応用に関するものであり、基準M系列PN符号に対して時間的に任意のチップ数ずれたM系列PN符号を発生するPN符号発生装置、該PN符号発生装置を用いたスライディング相関器、及び該スライディング相関器を用いたレイク受信装置に関するものである。

[0002]

【従来の技術】PN符号を発生する方法の中で相関技術に利用される周期的なものとしてM系列 (Maximum leng th sequence、最大長周期系列) 信号があり、受信信号と相関がとれた場合の相関関数がデルタ関数に近いという特長がある。PN符号を移動体通信に利用したものに、スペクトル直接拡散通信を利用した符号分割多元接続

(Code Devision Multiple Access 、以下CDMAという) 方式がある。CDMA方式では、マルチパス対策技術として受信波を逆拡散により拡散符号の符号単位で時間的に分離して合成するレイク受信方式が適用できる。レイク受信方式では、マルチパス信号中からパワーの大きいパスをいくつか選び、独立に追従及び復調動作をさせる技術が必須である。この技術は、時間的に任意の時間(個数)ずれたPN符号を発生し、このPN符号で受信波を逆拡散してパワーの大きいパスを探し出し、逆拡散によるマルチパス復調動作を実現するものである。

【0003】図2は、従来のPN符号発生装置の構成図で ある。このPN符号発生装置は、カウンタ1とPN相対アド レスレジスタ2と加算器3とPN符号ROM(リードオン リメモリ) 4とを備えている。カウンタ1には、クロッ クCLKが入力されるようになっている。カウンタ1の 出力側は加算器3の第1の入力側に接続され、PN相対ア ドレスレジスタ2が加算器3の第2の入力側に接続され ている。加算器3の出力側は、PN符号ROM4の入力側 に接続されている。PN符号ROM4の出力側からは、PN 符号OUTが出力されるようになっている。このPN符号 発生装置では、クロックCLK によりカウンタ1を動作さ せて連続的なアドレスS1を発生させる。又、PN相対ア ドレスレジスタ2には、このアドレスS1に対して位相 をずらすための移相値(例えば、1ビット位相をずらす とすると"1") S2が蓄えられている。そして、加算 器3においてアドレスS1と移相値S2との加算演算が 行われ、アドレスS1よりも時間的に移相値S2の分だ けずれたアドレスS3が発生する。このアドレスS3 は、該アドレスS3に対応したPN符号が格納されたPN符 号ROM (リードオンリメモリ) 4にアドレスとして入 力される。このアドレスS3の値を変えることにより、

アドレスS1から移相値S2に対応した時間だけずれたPN符号OUTを発生させることができる。

[0004]

【発明が解決しようとする課題】しかしながら、従来の図2のPN符号発生装置では、次のような課題があった。M系列のPN符号をNビットのシフトレジスタを用いて発生させるとすると、周期が(2^N-1)ビットになる。ところが、レイク受信装置では、例えばN=32等の長い周期のPN符号を用いる場合、膨大なPN符号をPN符号ROM4に格納しなければならない。そのため、このPN符号ROM4をLSI(大規模集積回路)化する場合、チップ面積が大きくなるという問題があり、経済的なLSI化が困難であった。

[0005]

【課題を解決するための手段】前記課題を解決するため に、本発明のうちの第1の発明は、基準のM系列信号で 構成された第1のPN符号の位相を任意の位相ずらした第 2のPN符号を発生するPN符号発生装置において、次のよ うな手段を設けている。即ち、データ入力端子に与えら れた第1のデータを第1のクロックに同期してラッチす る第1のN段(N:2以上の整数)のフリップフロップ と、該第1のN段のフリップフロップのうちの所定のフ リップフロップの出力データと最終段のフリップフロッ プの出力データとの排他的論理和をとる1つ又は複数の 第1の排他的論理和回路とを有し、該各フリップフロッ プに前段のフリップフロップ又は該排他的論理和回路の 出力データをそれぞれラッチさせるシフト動作を該クロ ックに同期して繰り返し、周期が($2^{N}-1$)チップで 巡回する所定の生成多項式に基づいた第1の疑似ランダ ム符号を発生する疑似ランダム符号発生器と、データ入 力端子に与えられた第2のデータを第2のクロックに同 期してラッチする第2のN段のフリップフロップと、該 第2のN段のフリップフロップのうちの所定のフリップ フロップの出力データと最終段のフリップフロップの出 カデータとの排他的論理和を初段のフリップフロップの データ入力端子に与える1つ又は複数の第2の排他的論 理和回路とを有し、該各フリップフロップに前段のフリ ップフロップの出力データをラッチさせるラッチ動作を 該第2のクロックに同期して行い、周期が $(2^{N}-1)$ チップで巡回する前記所定の生成多項式に基づいた疑似 ランダム符号を用いた位相情報符号を発生する位相情報 符号発生器とを設けている。更に、前記第1のN段のフ リップフロップの各出力データと前記第2のN段のフリ ップフロップの各出力データとの論理積演算をそれぞれ 行い、該論理積演算した結果の排他的論理和をとって前 記第1の疑似ランダム符号よりも任意のチップ数位相が 進んでいるか又は遅れている前記第2の疑似ランダム符 号を出力する演算回路を設けている。

 $P(x) = a_{n} x^{n} + a_{n-1} x^{n-1} + \dots + a_{1} x + 1 \cdots (1)$

但し、 a_i ($i=1\sim n$)は、0又は1を表す。

【0006】この第1の発明によれば、以上のようにPN 符号発生装置を構成したので、第1のN段のフリップフロップから第1のクロックに同期して所定の生成多項式に基づいた各出力データが出力される。一方、第2のN 段のフリップフロップから第2のクロックに同期して前記所定の生成多項式に基づいた各出力データが出力される。第2のPN符号は、第1のN段のフリップフロップの各出力データと的線形和として表される。前記第2のN段のフリップフロップの各出力データとの線形和として表される。前記第2のN段のフリップフロップの各出力データは、第2のクロックにより任意のチップ数位相が進んでいるか又は遅れているデータに変化するので、第1のPN符号よりも任意のチップ数位相が進んでいるか又は遅れている第2のPN符号が生成される。従って、前記課題を解決できるのである

[0007]

【発明の実施の形態】

第1の実施形態

図1は、本発明の第1の実施形態を示すPN符号発生装置の構成図である。このPN符号発生装置は、PN符号発生器10と位相情報発生器20とレジスタ30と排他的演算回路(以下、EOR演算回路という)40とを備えている。PN符号発生器10のクロック入力端子には、第1のクロックCLKが入力されている。PN符号発生器10はM系列のPN符号発生回路であり、クロックCLKに同期した n ビットのシフトレジスタのシフト動作とm個の各EOR演算素子により、現時刻におけるシフトレジスタの値を決定し、この値S10 $_{i}$ ($i=1\sim n$) によりPN符号の時系列を出力する機能を有している。PN符号発生器10の出力側はEOR演算器40の第1の入力側に接続されている。

【0008】位相情報発生器20は第2のクロックであ る位相情報制御信号UPを入力し、位相情報制御信号U Pに同期したnビットのシフトレジスタのシフト動作と m個の各EOR 演算素子により、現時刻におけるシフトレ ジスタの値から次の時刻におけるシフトレジスタの値S 20; ($i=1\sim n$) を決定する機能を有している。位 相情報発生器20の出力側は、EOR演算器40の第2 の入力側に接続されている。レジスタ14は、位相情報 発生器20の初期値を保持する機能を有している。レジ スタ14は、位相情報発生器20に接続されている。E OR演算器40は、値S10; と値S20; とを入力 し、基準PN符号からkビットずれた時系列のPN符号S4 0を生成する機能を有している。PN符号発生器10の 構成は、例えばCRCで用いられている次式(1)に示 す生成多項式P(x)による除算回路により構成するこ とができる。

【0009】図3は、図1中のPN符号発生器10の一例

を示す構成図である。このPN符号発生器10の生成多 P (...) --- 32 - -- 22 - -- 22

 $P(x) = x^{32} + x^{22} + x^2 + x + 1$

このPN符号発生器 10は、32個のフリップフロップ (以下、FFという) 11_1 ($i=1\sim32$) と 3 個の EOR素子 $12_1\sim12_3$ とで構成されている。 FF 11_1 の出力端子は、EOR素子 12_1 の第1の入力端子に接続されている。EOR素子 12_1 の出力端子は、FF 11_2 のデータ入力端子に接続されている。FF 11_2 の出力端子は、EOR素子 12_2 の出力端子は、FF 11_3 のデータ入力端子に接続されている。FF 11_3 ($i=3\sim21$) の出力端子は、FF 11_{1+1} の入力端子に接続されている。FF 11_{22} の出力端子は、EOR素子 12_3 の第1の入力端子に接続されている。EOR素子 12_3 の第1の入力端子に接続されている。EOR素子 12_3 の第1の入力端子に接続されている。FOR素子 12_3 の出力端子に接続されている。FF 11_23 の出力端子に接続されている。FF 11_1 ($1=23\sim31$) の出力端子に接続されている。FF

 $\begin{array}{l} D_{11} = D_{032} \\ D_{12} = D_{01} + D_{032} \\ D_{13} = D_{02} + D_{032} \\ D_{1i} = D_{0i-1} \ (i = 4 \sim 2 \ 2) \\ D_{123} = D_{022} + D_{032} \\ D_{1i} = D_{0i-1} \ (i = 2 \ 4 \sim 3 \ 2) \end{array}$

図4は、図1中の位相情報発生器20の構成図である。 【0011】位相情報発生器20の生成多項式も、PN符 号発生器10と同様に式(2)で示される。この位相情 報発生器20は、32個のFF21_i (i = 1 ~ 3 2) と3個のEOR素子22 $_1$ ~22 $_3$ とで構成されてい る。 $FF21_i$ ($i=1\sim31$) の出力端子は、FF2 1_{i+1} の入力端子に接続されている。又、 $FF21_1$ の 出力端子は、EOR素子221 の第1の入力端子にも接 続されている。FF21 $_2$ の出力端子は、EOR素子2 2_2 の第1の入力端子にも接続されている。 $FF21_{22}$ の出力端子は、EOR素子223 の第1の入力端子にも 接続されている。 $FF21_{32}$ の出力端子は、EOR素子223 の第2の入力端子に接続されている。EOR素子 223 の出力端子は、EOR素子222 の第2の入力端 子に接続されている。EOR素子22 $_2$ の出力端子は、 EOR素子22 $_1$ の第2の入力端子に接続されている。 EOR素子22₁の出力端子は、FF21₁のデータ入 力端子に接続されている。FF21₁~21₃₂の各クロ ック入力端子には、位相情報制御信号UPが入力される ようになっている。 $FF21_1 \sim 21_{32}$ の各出力端子か らは、各出力信号 $S20_1 \sim S20_{32}$ がそれぞれ出力さ れるようになっている。

【0012】この位相情報発生器20では、 $FF21_i$ ($i=1\sim32$)で構成されたシフトレジスタの位相情報制御信号UPに同期したシフト動作と3個の各EOR 演算素子により、現時刻におけるシフトレジスタの値から次

項式P(x)は、次式(2)で示される。

+x+1 ··· (2)

 $1\,1_{32}$ の出力端子は、FF $1\,1_1$ の入力端子及びEOR素子 $1\,2_1\sim 1\,2_3$ の第2の入力端子に接続されている。

【0010】 FF 11_1 ~ 11_{32} の各クロック入力端子には、クロックCLKが入力されるようになっている。 FF 11_1 ~ 11_{32} の各出力端子からは、各出力信号S 10_1 ~S 10_{32} が出力されるようになっている。この PN符号発生器10では、ある時刻 t_0 におけるFF 11_i (i=1~32)の値を $\{D_{01},D_{02},\cdots,D_{032}\}$ 、次の時刻 t_1 におけるFF 11_i (i=1~32)の出力データを $\{D_{11},\cdots,D_{132}\}$ とすると、次式(3)に従ってFF 11_i の出力データを決定し、クロックCLKに同期して、基準PN符号PN1をFF 11_{32} から出力する。

 \cdots (3)

の時刻の値におけるシフトレジスタの値を決定し、この 値により位相情報 S 2 0₁ ~ S 2 0 32 を出力する。図 1 中のレジスタ30は、位相情報発生器20のFF21 $\sim 2 1_{32}$ に対する初期値を決定するレジスタであり、F $F21_1 \sim 21_{32}$ の個数に等しいビット数のレジスタで ある。必要に応じてレジスタ30に書き込まれている内 容が位相情報発生器 20の F F 21_1 ~ 21_{32} に書き込 まれる。尚、図1及び図4には、書き込むための制御信 号は図示されていない。通常、レジスタ30の値は全て のビットにおいて"1"であり、動作を開始する前に1 度だけ位相情報発生器20のFF21₁~21₃₂に書き 込まれる。この値が基準PN信号を発生するための初期情 報になる。この後、位相情報発生器20に位相情報制御 信号UPを与える度に、位相情報発生器のFF21 $_1$ ~2 132の内容が更新され、位相情報制御信号UPを与える前 の現時刻から1チップ遅れた位相情報 $S20_i$ が発生す

【0013】図5は、図1中の位相情報発生器20の他の例を示す構成図であり、図4中の要素と共通の要素には共通の符号が付されている。この位相情報発生器の生成多項式も、PN符号発生器10と同様に式(2)で示される。この位相情報発生器では、FF21 $_{\rm i}$ ($_{\rm i}$ = 32~2)の出力端子は、FF21 $_{\rm i-1}$ の入力端子に接続されている。又、FF21 $_{\rm 23}$ の出力端子は、EOR素子22 $_{\rm 3}$ の第1の入力端子にも接続されている。FF21 $_{\rm 3}$ の出力端子は、EOR素子22 $_{\rm 2}$ の第1の入力端子にも

接続されている。FF21 $_2$ の出力端子は、EOR素子 22 の第1の入力端子にも接続されている。FF21₁の出力端子は、EOR素子22₁の第2の入力端子に 接続されている。EOR素子22 $_1$ の出力端子は、EOR素子 22_2 の第2の入力端子に接続されている。EOR素子22₉の出力端子は、EOR素子22₃の第2の 入力端子に接続されている。EOR素子22₃ の出力端 子は、FF2132のデータ入力端子に接続されている。 FF2132~21」の各クロック入力端子には、位相情 報制御信号UPが入力されるようになっている。FF2 139~21,の各出力端子からは、各出力信号S2039 \sim S20 $_1$ がそれぞれ出力されるようになっている。こ の位相情報発生器20では、位相情報制御信号UPを1 個与える毎に現在のFF21₃₂~21₁ の出力信号で決 定されるPN符号から1チップ進んだ位相情報S2032~ S 2 0₁ が発生する。

【0014】図6は、図1中のEOR演算回路40の構成図である。このEOR演算回路40は、2入力AND回路4 1_1 ~4 1_{32} を有している。AND回路4 1_1 ~4 1_{32} の各第1の入力端子には、PN符号発生器10の出力信号S101~S1012がそれぞれ入力されるようになっている。又、AND回路4 1_1 ~4 1_{32} の各第 1_1 2の各第 1_1 2の名第 1_1 2の出力信号S 1_1 2の名第 1_1 2の各出力端子には、位相情報発生器 1_1 2の出力信号S 1_1 2の各出力端子は、 1_1 2の各出力端子は、 1_1 2の各出力端子は、 1_1 2の各入力法已OR素子4 1_1 2の各入力端子にそれぞれ接続されている。EOR素子4 1_1 2からは、第 1_1 2のPN符号S 1_1 40が出力されるようになっている。

【0015】図7は、図1の動作を説明するためのタイムチャートであり、横軸に時間がとられている。この図を参照しつつ、図1の動作を説明する。基準PN符号は、PN符号発生器10から発生するどの位置からでもよいが、ここでは、位相情報発生器20の出力信号S20~(i=1~n)が全て"1"の時、EOR演算回路40から発生するPN符号S40を基準PN符号と呼ぶことにする。EOR演算回路40において、AND回路41~~41 $_{32}$ はPN符号発生器10の出力信号S10~S10 $_{32}$ と位相情報制御信号UPで決定された位相情報発生器20の出力信号S20~S20 $_{32}$ との論理積をそれぞれ取る。EOR素子42は、AND回路41~41 $_{32}$ の出力信号S41~S41 $_{32}$ の排他的論理和を取り、位相情報発生器20で決定されるチップ数だけ基準PN符号よりも位相がずれたPN符号S40を出力する。

【0016】以上のように、この第1の実施形態では、EOR 演算回路40において、基準となるPN符号発生器10の出力信号S $10_1 \sim$ S 10_{32} と位相情報発生器20の出力信号S $20_1 \sim$ S 20_{32} との各論理積をとり、更に該各論理積の排他的論理和を取ることにより、現時刻の基準PN符号から1 チップ遅れているか又は進んでいる位相のPN符号S40を出力することができる。更に、

位相情報発生器20のシフト動作を繰り返すことにより、任意のチップ数ずれたPN符号S40を出力することができる。その上、このPN符号発生装置は非常に少ないゲート回路で構成できるので、LSI化する場合でも低価格で実現できる。

【0017】 第2の実施形態

図8は、本発明の第2の実施形態を示すPN符号発生装置の構成図であり、第1の実施形態を示す図1中の要素と共通の要素には共通の符号が付されている。このPN符号発生装置では、図1中の位相情報発生器20に代えて構成の異なる位相情報発生器50が設けられている。位相情報発生器50には、位相情報制御信号UPに加え、位相方向を制御するための位相方向制御信号DIRが入力されるようになっている。そして、位相情報発生器50は、この位相方向制御信号DIRが"1"になると遅れ位相情報を発生し、"0"になると進み位相情報を発生する機能を有している。他は、図1と同様の構成である。

【0018】図9は、図8中の位相情報発生器50の構成図である。この位相情報発生器50は、32個のフリップフロップ部(以下、FF部という)5 1_i (i=1~32)と2個の4入力EOR素子52,53とで構成されている。FF部5 1_i は、セレクタ51aとFF51bとで構成されている。FF部5 1_i の入力端子に接続されている。FF部5 1_i の入力端子に接続されている。FF部5 1_i の入力端子に接続されている。FF部5 1_i の入力端子と接続されている。FF51bのデータ入力端子Dに接続されている。FF51bの出力端子Qは、FF51部i0出力端子Qiに接続されている。FF511 の出力端子Qiに接続されている。FF部5 1_i (i=1~31)の出力端子Qi は、FF部5 1_{i+1} の入力端子Aに接続されている。又、FF部5 1_i (i=2~32)の出力端子Qi は、FF部5 1_{i-1} の入力端子Bに接続されている。

【0019】FF部51₁,51₂,51₂₂,51₃₂の 出力端子 Q_1 , Q_2 , Q_{22} , Q_{32} は、EOR素子52の 各入力端子にそれぞれ接続されている。EOR素子52 の出力端子は、FF部51₁の入力端子Aに接続されて いる。FF部51₁ , 51₂, 51₃ , 51₂₃の出力端 子Q₁ , Q₂ , Q₃ , Q₂₃は、EOR素子53の各入力 端子にそれぞれ接続されている。EOR素子53の出力 端子は、FF部5132の入力端子Bに接続されている。 $FF51_i$ ($i=1\sim32$)の入力端子Sには、位相方 向制御信号DIRが入力されるようになっている。入力 端子Sは、セレクタ51aの選択信号入力端子に接続さ れている。 $FF51_i$ (i=1~32)の入力端子Cに は、位相情報制御信号UPが入力されるようになってい る。入力端子Cは、FF51bのクロック入力端子CP に接続されている。 $FF51_1 \sim 51_{32}$ の各出力端子か らは、各出力信号S50₁~S50₃₂がそれぞれ出力さ

れるようになっている。

【0020】このPN符号発生装置の動作では、次の点が図1と異なっている。位相方向制御信号DIRの論理レベルにより、位相情報発生器50が図4の遅れ位相情報発生器と図5の進み位相情報発生器の両方の機能を実現する。以上のように、この第2の実施形態では、遅れ位相情報発生器と進み位相情報発生器の両方の機能を有する位相情報発生器50を用いたので、1個の位相情報発生器を用いたPN符号発生装置で第1の実施形態と同様の利点がある。

【0021】第3の実施形態

図10は、本発明の第3の実施形態を示すスライディン グ相関器の構成図である。このスライディング相関器 は、PN符号発生装置61、符号付き数値変換器62、 乗算器63、加算器64、累算レジスタ65、出力レジ スタ66、2入力AND回路67、及びインパータ68 を備えている。PN符号発生装置61は図1と同様の構成 であり、PN符号S61を発生する機能を有している。PN 符号発生装置61の出力端子は、符号付き数値変換器6 2に接続されている。符号付き数値変換器62は、PN符 号S61の"0", "1"を"+1", "-1"の符号 付き数値S62にそれぞれ変換する機能を有している。 符号付き数値変換器62の出力端子は、乗算器63の一 方の入力端子に接続されている。乗算器63の他方の入 力端子には、受信信号 i nが入力されるようになってい る。乗算器 6 3 は、受信信号 i n と符号付き数値 S 6 2 とを乗算する機能を有している。乗算器63の出力端子 は、加算器64の第1の入力端子Aに接続されている。 加算器64の出力端子は、累算レジスタ65の入力端子 に接続されている。累算レジスタ65の出力端子は、出 カレジスタ66に接続されると共に、AND回路67の 第1の入力端子に接続されている。インバータ68に は、累算の周期を決定するタイミング信号TOが入力さ れるようになっている。インパータ68の出力端子は、 AND回路67の第2の入力端子に接続されている。A ND回路67の出力端子は、加算器64の第2の入力端 子Bに接続されている。又、出力レジスタ66のクロッ ク入力端子及びPN信号発生装置 6 1 の位相情報制御信号 入力端子にもタイミング信号T0が入力されるようにな っている。

【0022】累算レジスタ65のクロック入力端子及びPN符号発生装置61のクロック入力端子には、入力信号inの基本チップ幅と同じパルス幅の連続クロックMCLKが入力されるようになっている。累算の周期を決定するタイミング信号T0は、通常、連続クロックMCLKの16から32倍の周期の信号が使用される。タイミング信号T0は、連続クロックMCLKの16倍の場合、連続クロックMCLKの16倍の場合、連続クロックMCLKの16個に対して1回の論理"1"が発生するようになっている。次に、図10の動作を説明する。乗算器63において、受信信号inと符号付き数値S62

とが乗算され、乗算結果S63が出力される。タイミング信号T0が"1"の時、AND回路67の出力信号S67は"0"となり、加算器64の入力端子Bには"0"が入力される。従って、乗算結果S63は加算が行われず、スルーで累算レジスタ65に蓄えられる。次の連続クロックMCLKサイクルでは、タイミング信号T0が"0"になるので、累算レジスタ65の出力信号S65と乗算結果S63とが加算され、累算レジスタ65に格納される。

【0023】以下、次のタイミング信号T0が来るまで 累算が実行され、次のタイミング信号T0が"1"にな った時、累算レジスタ65の内容は16回分の累算結果が 格納されている。この値がタイミング信号TOのタイミ ングで出力レジスタ66に移されると同時に、次の周期 の累算の初期の動作が行われる。この時、PN信号発生装 置61から発生するPN符号S61はタイミング信号T0 により制御されており、累算周期毎に基準PN符号に対し て1チップ分づつ遅れた時間位相をもつPN符号S61が 出力されている。以上説明したように、出力レジスタ6 6には、基準PN符号に対して1チップ分づつ遅れた時間 位相をもつPN符号S61と入力信号inとの16回分の相 関演算の結果が、累算周期ごとに更新されて格納され る。このようにしてPN符号S61の1周期分(又は、周 期の1部分)の相関演算を行うと、その時の無線伝搬環 境の遅延プロファイルが出力レジスタ66に格納され る。図10では、出力レジスタ66が1個のみの構成に なっているので、すべての情報を蓄えるためには、タイ ミング信号TOの周期毎に図示しない別のRAM等の格 納エリアに移動する必要がある。

【0024】図11は、出力レジスタ66に格納された遅延プロファイルの例を示す図であり、縦軸に相関器出力レベル、及び横軸にPN符号の遅延量がとられている。この図では、図10のスライディング相関器を用いて出力レジスタ66に蓄えた遅延プロファイルの相関器出力レベルの例が示されている。ここに示された相関器出力レベルのピークの位置におけるPN符号発生装置61中の位相情報発生器の内容により、到来している受信信号inの中から希望する信号を抽出することができる。以上のように、この第3の実施形態では、第1の実施形態のPN符号発生装置を備えたスライディング相関器を用いて受信信号inの遅延プロファイルを容易に求めることができる。

【0025】第4の実施形態

図12は、本発明の第4の実施形態を示すレイク受信装置の構成図である。本実施形態では、周期情報を送るためのパイロットPN符号とデータを送るためのトラヒックPN符号を有するCDMA装置を想定する。このレイク受信装置は、スライディング相関器71、位相情報記憶レジスタ72、相関検波部73、相関検波部74、相関検波部、75、及び合成部76を備えている。受信信号in

は、スライディング相関器 7 1、及び相関検波部 7 3, 7 4, 7 5 に入力されるようになっている。スライディング相関器 7 1 は、図 1 0 の構成である。

【0026】相関検波部73は、トラヒック相関器73 a、パイロット相関器73b、伝搬路推定部73c、加 算回路73d、及び位相情報レジスタ73eを備えてい る。トラヒック相関器73a及びパイロット相関器73 bには受信信号 i nが入力されるようになっている。パ イロット相関器 7 3 b の出力側は、伝搬路推定部 7 3 c の入力側に接続されている。伝搬路推定部73cの出力 側は、加算回路73dの第1の入力側に接続されてい る。トラヒック相関器73aの出力側は、加算回路73 dの第2の入力側に接続されている。加算回路73dの 出力側からは、検波出力信号S73が出力されるように なっている。相関検波部74,75も同様な構成であ る。相関検波部73,74,75の各出力側は、合成部 76の各入力側に接続されている。合成部76は、相関 検波部73,74,75の検波出力信号S73,S7 4, S75をベクトル合成し、受信検波出力信号S76 を出力する機能を有している。

【0027】位相情報記憶レジスタ72は、スライディング相関器71の内部の位相情報発生器の情報を一時記憶する機能を有し、位相情報発生器と同じnビットのレジスタである。位相情報記憶レジスタ72は相関検波部73,74,75の数と同数(図では3個)の位相情報記憶レジスタ72a,72b,72cがシフトレジスタとして接続されている。即ち、位相情報記憶レジスタ72aに情報が書き込まれると同時に該位相情報記憶レジスタ72aの情報は位相情報記憶レジスタ72aの情報は位相情報記憶レジスタ72bの情報は位相情報記憶レジスタ72方に移動するようになっている。従って、最後に書き込まれた3個の情報が位相情報記憶レジスタ72a,72b,72cに記憶されるようになっている。

【0028】図13は、図12中のパイロット相関器7 3 bの構成図である。このパイロット相関器 7 3 bは、 PN符号発生器81、EOR演算回路82、符号付き数 値変換器83、乗算器84、加算器85、累算レジスタ 86、出力レジスタ87、AND回路88、及びインパ ータ89を備えている。PN符号発生器81は、EOR 演算回路82の第1の入力側に接続されている。位相情 報レジスタ73eは、EOR演算回路82の第2の入力 側に接続されている。EOR演算回路82の出力端子 は、符号付き数値変換器83に接続されている。符号付 き数値変換器83の出力端子は、乗算器84の一方の入 力端子に接続されている。乗算器84の他方の入力端子 には、受信信号 i nが入力されるようになっている。乗 算器84の出力端子は、加算器85の第1の入力端子A に接続されている。加算器85の出力端子は、累算レジ スタ86の入力端子に接続されている。累算レジスタ8

6の出力端子は、出力レジスタ87に接続されると共に、AND回路88の第1の入力端子に接続されている。インバータ89には、累算の周期を決定するタイミング信号SYMTが入力されるようになっている。インバータ89の出力端子は、AND回路88の第2の入力端子に接続されている。AND回路88の出力端子は、加算器85の第2の入力端子Bに接続されている。又、出力レジスタ87のクロック入力端子にもタイミング信号SYMTが入力されるようになっている。累算レジスタ65のクロック入力端子には、入力信号inの基本チップ幅と同じパルス幅の連続クロックMCLKが入力されるようになっている。

【0029】次に、図12の動作を説明する。受信信号 inはスライディング相関器71に入力され、第3の実 施形態に説明したようにPN符号をスライディングさせる 機能により、PN符号を1チップづつずらせたときの相関 値が求められる。ここでの目的は、相関値のピークに対 応したPN符号の位相位置を求めることである。具体的に ピークを求めるために、前区間で演算した相関値と現区 間で演算した相関値との大小を図示しない比較手段で比 較する。この比較手段はハードウエアで構成してもよい し、ソフトウエアで構成してもよい。そして、現区間で 演算した相関値の方が前区間で演算した相関値よりも大 きい場合には、位相情報発生器の内容を位相情報記憶レ ジスタ72aに書き込む。この動作をPN符号の周期分行 うと、位相情報記憶レジスタ72a, 72b, 72cに は、相関値のピークの大きいものから順に、そのPN符号 の位置が記憶される。この3個の情報を相関検波部7 3. 74. 75中の位相情報レジスタ73e. 74e. 75eに移動する。具体的には、位相情報記憶レジスタ 72aの内容を相関検波部73中の位相情報レジスタ7 3 e に移動する。又、位相情報記憶レジスタ72bの内 容を相関検波部74中の位相情報レジスタ74eに移動 する。同様に、位相情報記憶レジスタ72cの内容を相 関検波部75中の位相情報レジスタ75eに移動する。 【0030】相関検波部73,74,75中のPN符号発 生器とスライディング相関器 7 1 中のPN符号発生器は同 一の位相周期で動作しているので、このようにして相関 検波部73,74,75中の位相情報レジスタ73e, 74 e, 75 e に位相情報が書き込まれると、各相関検 波部73,74,75は、これらの位相情報に基づいて PN符号をそれぞれ発生する。以後、捕まえたパイロット 信号の相関検波が行われ、出力レジスタ88にはパイロ ット検波出力信号が蓄えられる。このとき、加算器86 と累算レジスタ87、出力レジスタ88、及びAND回 路89は、受信信号inと同じ拡散幅の周期で累算を行 い、受信信号 i nの相関を取るように動作する。一方、 トラヒック相関器73aは捕まえたパイロット信号から 同じ周期のトラヒックPN符号を生成し、データの相関検

波を行って相関検波出力信号S73aを出力する。相関

(8) 特開平10-107594

検波出力信号S 7 3 a は、加算回路 7 3 d へ出力される。又、パイロット相関出力信号S 7 3 b は、伝搬路推定部 7 3 c を経て加算回路 7 3 d へ出力される。加算回路 7 3 d において、相関検波出力信号S 7 3 a からパイロット信号成分が除去され、フェージングの影響のないデータだけの成分が抽出される。各相関検波部 7 3 , 7 4 , 7 5 で抽出された検波出力信号S 7 3 , S 7 4 , S 7 5 は合成部 7 6 で時間のずれを補正された後に合成され、受信検波出力信号S 7 6 になる。このように、フェージングを受けた受信信号 i n を逆拡散により先行波及び遅延波に分離し、それぞれの信頼度に応じた重み付けを行って合成することにより、パスダイバーシティを実現することが可能となるので、マルチパスフェージング環境下でも高受信利得を得ることができる。

【0031】以上のように、この第4の実施形態では、第3の実施形態のスライディング相関器を備えたレイク受信装置を用い、フェージングを受けた受信信号inを逆拡散により先行波及び遅延波に分離し、それぞれの信頼度に応じた重み付けを行って合成することにより、パスダイバーシティを実現することができる。そのため、マルチパスフェージング環境下でも高受信利得を得ることができる。尚、本発明は上記実施形態に限定されず、種々の変形が可能である。その変形例としては、例えば次の(a)~(f)のようなものがある。

【0032】(a) 実施形態におけるPN符号発生器は、M系列のPN符号を発生する回路であれば、任意の回路(即ち、任意の生成多項式)で構成してよい。又、任意の値を基準PN符号としてよい。

- (b) 実施形態における位相情報発生器は、PN符号発生器と同じ生成多項式によるのM系列のPN符号を発生する回路であれば、任意の回路で構成してよい。又、任意の値を基準PN符号としてよい。
- (c) 図1中のレジスタ30は、nピットのデータを 記憶するものであればよく、例えばRAM等の記憶回路 で構成してもよい。
- (d) 図10中の累算レジスタ65のクロック入力及びとPN符号発生装置61のクロック入力には、スライディング相関の精度を上げるために、入力信号inの基本チップ幅のn倍(n=2,4,8,…)連続クロックを入力してもよい。
- (e) 図12中の相関検波部は2個以上あればよく、 個数は限定されない。
- (f) 第1又は第2の実施形態のPN符号発生装置を2個用いることにより、ゴールド符号を発生するようにできる。即ち、2つのPN符号発生装置の生成多項式として異なるM系列の符号を設定し、2つのEOR演算回路の出力信号の排他的論理和をとる構成にすることにより、ゴールド符号発生装置になる。

[0033]

【発明の効果】以上詳細に説明したように、第1の発明 によれば、PN符号発生装置中の演算回路において、基準 となるPN符号発生器のシフトレジスタの出力信号と位相 情報発生器のシフトレジスタの出力信号との論理積をそ れぞれとり、該各論理積の排他的論理和を取ることによ り、現時刻の基準PN符号から1ビット遅れた時間位相の 第2のPN符号が発生させることができる。更に、位相情 報発生器のシフト動作を繰り返すことにより、任意の時 間位相のずれたPN符号を発生させることができる。この PN符号発生装置は非常に少ないゲート回路で実現できる ので、LSI化する場合でも少ない費用で実現できる。 第2の発明によれば、第1の発明のPN符号発生装置を備 えたスライディング相関器を用いて受信信号の遅延プロ ファイルを容易に求めることができる。第3の発明によ れば、第2の発明のスライディング相関器を備えたレイ ク受信装置を用い、フェージングを受けた受信信号を逆 拡散により先行波及び遅延波に分離し、それぞれの信頼 度に応じた重み付けを行って合成することにより、パス ダイバーシティを実現することが出来、マルチパスフェ ージング環境下でも高受信利得を得ることができる。


【図面の簡単な説明】

【図1】本発明の第1の実施形態のPN符号発生装置の構成図である。

- 【図2】従来のPN符号発生装置の構成図である。
- 【図3】図1中のPN符号発生器の構成図である。
- 【図4】図1中の位相情報発生器の構成図である。
- 【図5】図1中の他の位相情報発生器の構成図である。
- 【図6】図1中のEOR演算回路の構成図である。
- 【図7】図1のタイムチャートである。
- 【図8】本発明の第2の実施形態のPN符号発生装置の構成図である。
- 【図9】図8中の位相情報発生器の構成図である。
- 【図10】本発明の第3の実施形態のスライディング相 関器の構成図である。
- 【図11】遅延プロファイルの出力の例を示す図である。
- 【図12】本発明の第4の実施形態のレイク受信装置の 構成図である。
- 【図13】図12中のパイロット相関器の構成図である。

【符号の説明】

1 0	PN符号発生器
2 0	位相情報符号発生器
4 0	EOR演算回路(演算
回路)	
7 1	スライディング相関器
7 2	位相情報記憶レジスタ
73, 74, 75	相関検波部
7 6	合成部



本発明の第1の実施形態のPN符号発生装置






図1中のEOR 演算回路

【図11】



[図2]

従来の PN 符号発生装置



遅延プロファイル





図1中のPN符号発生器


【図4】



$$P(x) = x^{32} + x^{22} + x^2 + x + 1$$

図1中の位相情報発生器

【図5】



$$P(x) = x^{32} + x^{22} + x^2 + x + 1$$
.

図1中の他の位相情報発生器

[図7]






図1のタイムチャート

【図8】



本発明の第2の実施形態のPN符号発生装置




DIR 1:A 選択(遅れ位相発生) 0:B 選択(選み位相発生)

 $P(x) = x^{32} + x^{22} + x^2 + x + 1$


図8中の位相情報発生器

【図10】



本発明の第3の実施形態のスライディング相関器

【図12】



本発明の第4の実施形態のレイク受信装置

【図13】




図 12 中のパイロット相関器